1. Kondisi [kembali]
Percobaan 2 Kondisi 1
Buatlah rangkaian seperti pada modul percobaan,
kemudian buatlah kondisi dengan inputan berupa saklar SPDT
- Rangkaian Sederhana 1 : B= 1, D=0, A=1, C’=1, D= 1.
- Rangkaian Sederhana 2 : B= 1, D=1, A= 1, B=0, C’=1.
2. Rangkaian Simulasi [kembali]
3. Video Simulasi [kembali]
4. Prinsip Kerja [kembali]
1. Rangkaian sederhana 1
Rangkaian logika pada gambar di atas terdiri dari beberapa gerbang logika, yaitu XOR, NOT, AND, dan OR, serta saklar SPDT. Pada rangkaian ini, terdapat lima saklar dengan label B, D, A, C', dan D.
Pada gerbang XOR, gerbang ini menerima dua input dari saklar B dan D. Pada rangkaian, nilai B = 1 dan D = 0, karena prinsip kerja dari gerbang XOR apabila penjumlahannya genap bernilai 0 dan ganjil bernilai 1, maka output dari gerbang XOR adalah 1.
Gerbang AND memiliki tiga input, yaitu dari A, C', dan D. Pada rangkaian, nilai A = 1, C' = 1 lalu masuk ke gerbang NOT sehingga menjadi C' = 0, dan D = 1. Karena gerbang AND merupakan perkalian, karena terdapat input bernilai 0, maka output gerbang AND adalah 0.
Output dari gerbang XOR dan gerbang AND masuk ke kaki gerbang OR. Input dari gerbang XOR = 1 dan gerbang AND = 0. Karena gerbang OR merupakan penjumlahan, maka output dari gerbang OR adalah 1 dan membuat logic probe berlogika 1.
2. Rangkaian sederhana 2
Rangkaian kedua juga terdiri dari beberapa gerbang logika, yaitu XOR, NOT, AND, dan OR, serta saklar SPDT. Pada rangkaian ini, terdapat lima saklar dengan label B, D, A, B, dan C'.
Pada gerbang XOR, gerbang ini menerima dua input dari saklar B dan D. Pada rangkaian, nilai B = 1 dan D = 1, karena prinsip kerja dari gerbang XOR apabila penjumlahannya genap bernilai 0 dan ganjil bernilai 1, maka output dari gerbang XOR adalah 0.
Gerbang AND memiliki tiga input, yaitu dari A, B, dan C'. Pada rangkaian, nilai A = 1, B = 0 , dan C' = 1 lalu masuk ke gerbang NOT sehingga menjadi C' = 0, dan D = 1. Karena gerbang AND merupakan perkalian, karena terdapat input bernilai 0, maka output gerbang AND adalah 0.
Output dari gerbang XOR dan gerbang AND masuk ke kaki gerbang OR. Input dari gerbang XOR = 0 dan gerbang AND = 0. Karena gerbang OR merupakan penjumlahan, maka output dari gerbang OR adalah 0 dan membuat logic probe berlogika 0.
5. Link Download [kembali]
Rangkaian Simulasi [Download]
Video Simulasi [Download]
HTML [Download]
Datasheet AND [Download]
Datasheet OR [Download]
HTML [Download]
Datasheet XOR [Download]
Tidak ada komentar:
Posting Komentar